Vakante Jobangebote finden Sie unter Projekte.
Verification Engineer (m/f)
Eingestellt von Hays aus Mannheim, Universitätsstadt
Gesuchte Skills: Engineer
Projektbeschreibung
334036/1
IHRE AUFGABEN:
-Digital SOC Verification for an ASIC Chip project
IHRE QUALIFIKATIONEN:
-Verification with Specman (UVM) with E language
-Verification of SOCs
-Development of Test-benches
-Knowledge of verrification techniques like constraint-random, assertion-based, formal, UVM, SystemVerilog, E
-Experience with EDA Tools
-Experience with Candence „Specman“
WEITERE QUALIFIKATIONEN:
Hardware developer
Projektdetails
-
Einsatzort:
München, Deutschland
-
Projektbeginn:
asap
-
Projektdauer:
9 MM
- Vertragsart:
-
Berufserfahrung:
Keine Angabe
Geforderte Qualifikationen
-
Kategorie:
Ingenieurwesen/Technik