Dieses Jobangebot ist archiviert und steht nicht mehr zur Verfügung.
Vakante Jobangebote finden Sie unter Projekte.
Vakante Jobangebote finden Sie unter Projekte.
FPGA Engineer
Eingestellt von Darwin Recruitment
Gesuchte Skills: Engineer, Client
Projektbeschreibung
Hardware/Electronic Engineer - Verilog, ISE, Spartan, VHDL
Hardware/Electronic Engineer - Verilog, ISE, Spartan, VHDL experience is required for a 1-2 month contract in Lausanne.
My client, a start up located in the Suisse Romande is looking for a Verilog expert for a 1-2 month contract to complete some ad-hoc work on their project.
The ideal candidate has at least 5 years of experience in Verilog coding, experience of synthesising Verilog into ASIC is a plus.
English OR French language is mandatory.
Ingénieur Electronique - Verilog, ISE, Spartan, VHDL
Je recherche Ingénieur Electronique - Verilog, ISE, Spartan, expérimenté sur VHDL pour un contrat de 1-2 mois à Lausanne.
Mon client, une start-up située dans la région Romande est à la recherche d'un expert Verilog pour compléter une installation sur leur projet.
Le candidat idéal possède au moins 5 ans d'expérience dans Verilog notamment en développement de code. La synthèse de Verilog dans ASIC est un plus.
Anglais et/ou Français obligatoire.
Hardware/Electronic Engineer - Verilog, ISE, Spartan, VHDL experience is required for a 1-2 month contract in Lausanne.
My client, a start up located in the Suisse Romande is looking for a Verilog expert for a 1-2 month contract to complete some ad-hoc work on their project.
The ideal candidate has at least 5 years of experience in Verilog coding, experience of synthesising Verilog into ASIC is a plus.
English OR French language is mandatory.
Ingénieur Electronique - Verilog, ISE, Spartan, VHDL
Je recherche Ingénieur Electronique - Verilog, ISE, Spartan, expérimenté sur VHDL pour un contrat de 1-2 mois à Lausanne.
Mon client, une start-up située dans la région Romande est à la recherche d'un expert Verilog pour compléter une installation sur leur projet.
Le candidat idéal possède au moins 5 ans d'expérience dans Verilog notamment en développement de code. La synthèse de Verilog dans ASIC est un plus.
Anglais et/ou Français obligatoire.
Projektdetails
Geforderte Qualifikationen
-
Kategorie:
IT Entwicklung, Ingenieurwesen/Technik