Vakante Jobangebote finden Sie unter Projekte.
Verification Engineer (m/f)
Eingestellt von Hays aus Mannheim, Universitätsstadt
Gesuchte Skills: Engineer
Projektbeschreibung
357970/3
IHRE AUFGABEN:
-Build testbenches in Systemverilog/UVM
-Built up vPlan from the target spec (define coverage and testplan)
-Implement coverage and test scenarios
-Regression and coverage closure
IHRE QUALIFIKATIONEN:
-Profound experience in digital verification
-Expert knowledge in Systemverilog/UVM
WEITERE QUALIFIKATIONEN:
Hardware developer
Projektdetails
-
Einsatzort:
München, Deutschland
-
Projektbeginn:
asap
-
Projektdauer:
6 MM++
- Vertragsart:
-
Berufserfahrung:
Keine Angabe
Geforderte Qualifikationen
-
Kategorie:
Ingenieurwesen/Technik