Vakante Jobangebote finden Sie unter Projekte.
Verification Engineer (m/f)
Eingestellt von Hays aus Mannheim, Universitätsstadt
Gesuchte Skills: Engineer, Designer
Projektbeschreibung
- You will be involved in the creation and maintenance of verification plans
- You will define verification metrics and set up verification environments
- Expertise in System Verilog, Verilog
- Open Verification Methode
- LVS
- DCR
- Experience with C
- Experience with FPGA
Weitere Qualifikationen: Hardware designer, Hardware developer
Projektdetails
-
Einsatzort:
Styria, Österreich
-
Projektbeginn:
asap
-
Projektdauer:
6 MM+
- Vertragsart:
-
Berufserfahrung:
Keine Angabe
Geforderte Qualifikationen
-
Kategorie:
Medien/Design, Ingenieurwesen/Technik