Ressourcenstudie für FSL CPU MPC5646 (Bolero 3M)

Basis für die Studie ist ein bereits kompilierbar und lauffähiger SW-Stand

* Analyse der ROM-/RAM-/CPU-Auslastung, insbesondere
* Analyse der OS-Konfiguration/OS-Tasks und Langläufer-Runnables
* Analyse des RAM-Stackverbrauchs
* Analyse der verwendeten Compiler-/Linkeroptionen
* Aufzeigen von Optimierungsmöglichkeiten für ROM-/RAM-Verbrauch und CPU-Laufzeit
* Dokumentation des IST-Standes und der erarbeiteten Optimierungsmöglichkeiten
* Integration der Optimierungen ins IMS Repository

* Die optimierte und integrierte SW muß kompilierfähig und linkfähig sein und auf dem HW-Target mit der gegebenen Applikation ohne Resets laufen.

* Falls eine komplette Laufzeitanalyse mit den zur Verfügung gestellten Mitteln nicht möglich sein sollte, dann ist potentiell eine interne SW-Lösung zu erarbeiten, um die oben beschriebenen Eckpunkte zu erreichen.

VORAUSSETZUNGEN:

* Erfahrung mit der oben genannten Hardware
* Einschlägige Erfahrung im Umgang mit MKS
* Erfahrung in der Automotive SW-Entwicklung

EINSATZBEREICHE:

Elektrotechnik, Ingenieurwesen/Technik, Fahrzeugtechnik, Ingenieurwesen/Technik