Vakante Jobangebote finden Sie unter Projekte.
Digital Verification Engineer (m/f)
Eingestellt von Hays aus Mannheim, Universitätsstadt
Gesuchte Skills: Engineer, Design
Projektbeschreibung
309207/6
IHRE AUFGABEN:
-Create module level verification for a key block in the design
-Create and maintain module level verification environment
-Write test-cases
-Create assertions, checkers and coverage reusable for top-level verification
-Sign off the functionality of the block
-Integration testing on top-level
-Map checkers to vplan
IHRE QUALIFIKATIONEN:
-Solid knowledge of SystemVerilog
-Practical knowledge of SystemVerilog assertions
-Detailed experienced in verification planning using Cadence vplanner
-Basic knowledge of regulation loops is a plus
WEITERE QUALIFIKATIONEN:
Hardware developer
Projektdetails
-
Einsatzort:
Styria, Österreich
-
Projektbeginn:
asap
-
Projektdauer:
3 MM
- Vertragsart:
-
Berufserfahrung:
Keine Angabe
Geforderte Qualifikationen
-
Kategorie:
Medien/Design, Ingenieurwesen/Technik
Hays
-
Straße:
Willy-Brandt-Platz 1-3
-
Ort:
68161 Mannheim, Universitätsstadt, Deutschland