Dieses Jobangebot ist archiviert und steht nicht mehr zur Verfügung.
Vakante Jobangebote finden Sie unter Projekte.

Digital Verification Engineer (m/f)

Eingestellt von Hays aus Mannheim, Universitätsstadt

Gesuchte Skills: Design, Engineer

Projektbeschreibung

-High level modeling, description and scripting languages (Verilog)
-Design-style and architecture development compatible with available flows/tools (Cadence)
-Design digital blocks and write block level tests;
-Regression testing including specification vs. simulation and FPGA programming
-Synthesis, optimization, simulation of net-lists including extraction / back-annotation;
-Circuit and system evaluation, assistance in V&V including production test.
-Practical experience in digital and/or mixed signal circuit design
-Digital architecture and design techniques (state machines, microcontrollers)
-High level hardware description language (Verilog)
-Solid English, willing to learn German
-Ability and willingness to coach more junior colleagues
-Teamplayer

Weitere Qualifikationen: Hardware developer

Projektdetails

  • Einsatzort:

    Styria, Österreich

  • Projektbeginn:

    asap

  • Projektdauer:

    12 MM++

  • Vertragsart:

    Contract

  • Berufserfahrung:

    Keine Angabe

Geforderte Qualifikationen

  • Kategorie:

    Medien/Design, Ingenieurwesen/Technik

  • Skills:

    design, engineer

Hays

  • Straße:

    Willy-Brandt-Platz 1-3

  • Ort:

    68161 Mannheim, Universitätsstadt, Deutschland